Feedback

Taktgenaue Bus-Simulation mit der Transaction-Level-Modellierung

GND
1017086583
Zugehörigkeit/Institut
Abteilung Technische Informatik, Entwurf integrierter Systeme (EIS)
Günzel, Robert

Fokus dieser Arbeit ist die abstrakte Transaction-Level-Modellierung (TLM) von Kommunikationsstrukturen mit memory-mapped Bus-Interfaces. Dort wird der Begriff der Taktgenauigkeit untersucht, variiert und schließlich formal definiert. Darauf baut ein TLM-Modellierungsstil für taktgenaue Modelle auf, der unabhängig vom Busprotokoll ist. Dieser wird als ein Standard zur taktgenauen Modellierung von Kommunikation über memory-mapped Bus-Interfaces vorgeschlagen, und die Anwendbarkeit des Vorschlags wird untersucht. Es wird gezeigt, wie existierende memory-mapped Bus-Interfaces mit dem Standard modelliert werden können. Dabei werden auch Möglichkeiten zur Optimierung des verwendeten SystemC-Simulators hinsichtlich der taktgenauen Modellierung diskutiert. Evaluiert wird der vorgestellte Ansatz am Beispiel praxisrelevanter memory-mapped Bus-Interfaces wie ARM AMBA, IBM CoreConnect oder OCP. Die erzielbare Simulations-Performance wird untersucht durch Vergleiche von Register-Transfer- und taktgenauer TLM-Simulation beim CoreConnect-PLB von IBM.

This thesis focusses on abstract transaction level modeling (TLM) of communication structureswith memory mapped bus interfaces. The term "cycle accuracy" is examined in detail and finally defined formally. A bus protocol independent cycle accurate TLM modeling style is built upon this definition. It is proposed as a standard for cycle accurate modeling of memory-mapped bus interface communication, and its applicability is analyzed. The thesis shows how existing memory mapped bus interfaces can be modeled using the standard. Possible performance optimization of the SystemC simulator used is discussed. The proposed approach is evaluated using state-of-the-art memory mapped bus interfaces such as ARM AMBA, IBM CoreConnect, and OCP. By comparing the register transfer level simulation and the cycle accurate TLM simulation of IBM’s CoreConnect PLB, the achievable simulation performance is examined.

Vorschau

Zitieren

Zitierform:
Zitierform konnte nicht geladen werden.

Zugriffsstatistik

Gesamt:
Volltextzugriffe:
Metadatenansicht:
12 Monate:
Volltextzugriffe:
Metadatenansicht:

Rechte

Nutzung und Vervielfältigung:
Alle Rechte vorbehalten